Dynamic Market Accelerator FPGA(DMA-100)

DMA-100 低延遲技術的極致追求

凱衛運用獨有的 FPGA 技術，開發的行情加速 FPGA 設備專門針對「台灣證券交易所行情格式」開發的加速轉發演算法，協助用戶在任何需要使用到市場行情的場景，降低latency

DMA-100 封包傳遞時間 & 行情加速設備的原理

  • 理論上來說，在 100M 網路環境下，傳輸每 1 byte 大約需要 80 ns
  • 一個 100 bytes 的行情封包(Ethernet frame)，傳輸時間約需要耗費 : 100 * 80 = 8000 ns = 8 us
  • 交易所行情的 Ethernet frame 大約在 70 ～ 700 bytes 之間不等
  • 從實際行情封包來看，大多為多筆行情併包一起發送，導致封包傳遞時間拉長且處理封包上缺乏效率
  • DMA-100 FPGA 設備主要專門針對「台灣證券交易所行情格式」開發的 加速轉發 演算法，來進一步降低延遲

DMA-100 實驗結果

【DMA-100之測試結果】

  • 行情資料時間：2023/10/25 (09:32:27 ～ 09:41:44)
  • 行情格式：格式六
  • 行情筆數：311,649 筆
  • 比較對象：FS 10GBASE-T SFP+

【數據解讀】

  • 約 45% 的行情資料，可降低 21,510 ns
  • 約 70% 的行情資料，可降低 11,590 ns
  • 約 90% 的行情資料，可降低 2,528 ns
  • 約 100% 的行情資料，可降低 1,632 ns

【結果總結】

  • 至少有一半的行情可加速 20us~40us
  • 99% 的行情資料，可降低 1us 的延遲

DMA-100 建議測試架構


設備連接方式

  • 100M 行情透過 ”LAN TAP” 複製流量成 A 端、B 端
  • A 端連接至DMA-100，設備會將100M 轉成 10G，再透過分光器插入至封包側錄器，抓取封包來比較延遲
  • B 端透過 RJ45 轉 SFP+ 模組將訊號轉為 10G，再將訊號打入封包側錄器，抓取封包來比較延遲

DMA-100 正式環境運行架構


設備連接方式

  • 100M 行情直連 DMA-100，統一由設備進行行情拆解與轉置成 10G 訊號
  • 10G 行情資料，可透過 Switch 或分光器進行轉發

DMA-100 正式環境備援架構


設備連接方式

  • 100M 行情一樣透過 ”LAN TAP” 複製流量成 A 端、B 端。
  • A 端連接至 DMA-100，設備會將 100M 轉成 10G，後續送至 Switch。
  • B 端透過 RJ45 轉 SFP+ 模組將訊號轉為 10G，後續再送至 Switch
  • A 端與 B 端皆將行情打入 Switch，後端 AP 需有能力處理 [收到重複及亂序的封包]

規格表

處理器

Intel® Xeon® 6 Processors, LGA 4710

主機板

GIGABYTE SEVER MB

記憶體

8-Channel DDR5 RDIMM / MCR DIMM, 16 x DIMMs (64G)

硬碟SSD 1000G
電源供應器

800W power supplies

PCIE

1 x M.2 slot with PCIe Gen5 x2 interface
1 x M.2 slot with PCIe Gen5 x2 interface  (shared with SATA)

NICDMA-100 FPGA Card (1進1出/2進2出)